Translation

JAPANESE KOKAI PATENT, SHO 62-9639

Disclosure Date : January 17, 1987

Int. Class. 1 H 01 L 21/56

Seq. No. for Official Use: X-6835-57

TITLE OF INVESTION : MANUFACTURE OF SEMICONDUCTOR DEVICE

APPLICATION NO. AND DATE: SEO 60-148864, July 5, 1985

D'ENTOR : Toures KAMATA, NEC Tempgata, Ltd.

4-12-12 Ritamachi, Yamagata-Shi

APPLICANT : NEC Yamagata, Ltd.

4-12-12 Kitamachi, Yamagata-Shi

AGERT : Hitoshi UCRIFAPA, Patent Agent

NEWSER OF INVENTIONS: 1

RECOEST FOR EXAMINATION : None

BEST AVAILABLE COPY

1. Mitle of invention

MANUFACTURE OF SE-ILCONDUCTOR DEVICE

. 2. <u>Clair</u>

Manufacturing method of semiconductor device, as characterized by setting semiconductor chips on a printed circuit substrate having a patterned circuit, connecting the electrodes of said semiconductor chips to said circuit, and cutting and separating them after resin encapsulation.

3. Specification

[Field of commercial utility]

This invention relates to a method of namufacture of semiconductor device, and particularly this invention intends to provide chip parts such as miniaturized transistors, diodes, etc. at high level of reliability and inexpensively.

[Prior art]

Conventionally, this type of semiconductor thip parts was manufactured by setting semiconductor pellets on a punched-out lead frame, connecting the wires, forming into leads and forming thips, or setting the semiconductor thips on a ceramic part, connecting the wires, and encapsulating with resin-

[Problems to be solved by the invention]

The manufacturing method of the prior art, since leads were formed after encapsulatinog in the former example, showed inferior moisture resistance and greater variation of size and shape, and this has been the cause of problems in actual packaging process.

And, with the latter example, the raw materials were expensive, variation of the size of the material and substrate or variation of encapsulated size was great, and this again has been the cause of the problems in actual packaging process.

[Means to solve the problems]

In the present invention, semiconductor pellets are set on the printed circuit substrate which have the pattern to match the element configuration, necessary internal connections are made, and subsequently the surface of the

elements is encapsulated with a regin, and then the encapsulated printed circuit substrate is cut into individually separated semiconductor elements. In this case, processes such as neasurement of the electrical property of the elements or marking process can be carried out before or after the cutting and separation process. Thus, such work can be carried out by the most accessible process, based on optimization of the process or element configuration.

[Example]

This invention is explained below by referring to the accompanying drawings.

Pig. 1 represents the side view and cross-sectioned view of the completed device. Pig. 2(A) is a cross-sectioned side view of the printed circuit substrate which is used for assembly of this device, and Pig. 2(B) is a partial plane view of this printed circuit substrate. Assembly process is explained by following these drawings.

Semiconductor pellet 3 is nounted and innobilized on the printed circuit substrate 1 by solder 2, and they are connected by bonding wire 4. This situation is illustrated in Fig. 3. Then, the surface of the element is encapsulated or sealed with resin 5. Encapsulation may be performed over the entire surface or a part of the surface. This situation is illustrated in Fig. 4. Pinally, element is cut and separated to form a completed product. This situation is illustrated in Fig. 5. Cutting can be made accurately through the center part of the through-hole without damaging the linkage with the packaged tontacts on the rear side.

[Effect of invention]

As explained above, according to this invention, miniature leadless chip carrier element that has high precision and high quality can be obtained. External dimension can be miniaturized by 30 - 50%, compared to the chip carrier formed by the conventional lead working process. Thus, this process can be used for the future miniaturization. It can be applied widely to miniature diode or transister, as well as a giant LTI element, and thus the effect is enormous.


4. Brief explanation of drawings

Fig. 1 is a side view to illustrate a partially sectioned semiconductor, made by an example of this invention.

Fig. 2(A) and Fig. 2(B) are, respectively, the cross-sectioned view and plane view of the printed circuit substrate.

Fig. 3 is a side view that represents the situation of setting the semiconductor pellet on the printed circuit substrate and connecting with the external terminal(s).

Fig. 4 is a cross-sectioned view to represent the surface of the semiconductor element that was encapsulated with a protective resin.



BEST AVAILABLE COPY

@公開特許公報(A)

昭62 - 9639

Olnt Cl. H 01 L 21/56 識別記号

厅内整理番号

母公開 昭和62年(1987)1月17日

R-6835-5F

零査請求 未請求 発明の数 1 (全2頁)

❷発明の名称

半導体装置の製造方法

到特 照 昭60-148864

母出 題 昭60(1985)7月5日

常郎 母発 明 者 庭 俣 山形日本貿気株式会社 砂出 悶 人

山形市北町 4 丁目12番12号 山形日本電気抹式会社内

山形市北町 4 丁目12番12号

弁理士 内 原 푱 の代理 人

1 発明の名称 半導体装置の契益方法

2 将許訊水の範围

パメーンニングされた配盤も有するブリント配 鎌蓋板に牛茣体ナップを搭載し、放牛茣体ナップ の電板と美記記念との雑念を行い、側面剣止役で れを切断分離することを発表とする半時体甚重の 製造方法。

3. 発明の詳細な説明

(宝芸上の利用分野)

本発明は、半導体委員の製造方法に関し、特に 小型トランジスタ。ダイオード、小型ICのテァ プ部品を信息度率くかつ安価に提供するものでも

(女未の技術)

. . . .

女夫、 との我の牛選外ナップ飛品は、 パンテン

グされたリードフレーム化半温はペレットを搭数・ 苗服を行ったのち、リード形状の加工を行いテァ プ犯状にするもので、セラミック数品に牛通体ペ レットを搭載・銃縦し棋器到止するものがある。 [発明が解決しようとする問題点]

在来の製法に基づくものは、和名の外では対止 技にリード加工を行うために制度性等の耐で劣化 が見られる外、形状寸法のパラフャが大をいとい う久点があり、美装工程でのトラブルの表型とな っている。

又、それの例では、対対が本価である事の外に 材料高量の寸佐パラッキ。剣止寸佐パラッキが大 をいという欠点があり、十はり夹紙工程でのトラ ブルの景因となっている。

(問題点を解決するための手段)

本発明は、おらかじめま子供道化合致したパナ ーンニングを施したプリント配置基準化牛導体ペ レットを搭載し、必要な肉部路離を行い、その徒 太子苗を牧路で対止し、しかる社対止 ほブリント 記録多名を切断分類し、個々の中に体気子に分類

-171-

するものである。とのB、女子の女気を持の配定 ヤマーモングギの工程は切断・分割の取扱いずれ でもよく、女子は途やプロセスの産業化ドエタ展 もやりやすい工程で行えばよい。

(実施代)

次に、本発明について図面を参照して設明する。 第1回は完成した展散の傾面及び断面を表わしている。第2回以は本鉄をの副立に用いるブリント配割番板の傾断面図、何刻間はとのブリント配 部本板の平面部分図である。以降図面にない様立 工程を説明する。

ブリント配置番板1ド半導体ペレット3をソルメー2で取りつけ固定し、メンディンダワイヤー4で結銀する。との様子を譲る関に示す。次に、大子面を困難5で対止する。対止は全面でも部分的に行ってもよい。第4回にとれを示す。是後に大子を切断分離し発成品となる。との様子を割5回に示す。切所はスルーホールの中央部を正確に行う事により、裏面の突低用コンダクトとの連結を扱うことなく分離出来る。

第5回は密度対止状の多様を切断分離し、個≥の製配として完成した様子を示している断面図である。

1 ……ブリント配知玄圻、2 ……マウントソルダー、3 ……牛海体ペレット、4 ……ポンティングワイヤー、5 ……剣止衛籠。

代理人 弁理士 内 原

(昇根の効果)

以上記明したほに、本見明によれば沈工作度が 其く品質のよい、小魚リードレステップニュリア ま子が補られる。力形は変更のリード次工による ナップキャリアに比較し30~50多小能化する事ができ、今後の小能化志向にも十分的記できる。 果子は小説のディオードやトランジスメから、大 形のしてエボチャで広く適用化来、その効果に向 り知れない。

4. 四面の簡単な設勢

(第1) 図は本発明の一貫発例による牛油は昼気の 部分断面を示した側面図である。

第2回以シング第2回向はそれぞれブリント記 設施者の断面シング平面回である。

(気3円はブリント配割番板に半減はベレットを 搭載し外形は子と結曲した様子を表わしている報 面面である。

第4回は半導体素子面を促送用の指で対止した 様子を表わず断面数である。

